设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 5nm design issue

12 / 2 页

发新帖

楼主: shsoc

[讨论] 5nm design issue

楼主| 发表于 2019-5-21 10:50:27 | 显示全部楼层

yitengzeng 发表于 2019-5-21 09:20
because same layer have double pattern DRC that means layer metal made by different mask. But EUV on ...

so when EUV is involved, the need of double pattern will dispeared, right?

回复支持反对

发表于 2019-5-21 16:26:51 | 显示全部楼层

shsoc 发表于 2019-5-21 10:50
so when EUV is involved, the need of double pattern will dispeared, right?

Maybe not all layer

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-23 21:15 , Processed in 0.017799 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表