手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
举报
IC.Michael 发表于 2019-5-13 15:39 啊 set_max/min_delay约束的不是从pin脚输入或输出不经过时序元件的纯组合逻辑路径吗? ...
xiaopangwa 发表于 2019-5-14 18:00 约束input到reg/d不是应该用set_input_delay,reg/q到output用set_output_delay
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-19 12:25 , Processed in 0.035973 second(s), 7 queries , Gzip On, Redis On.