设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › design compiler估算power問題

发新帖

查看: 1155|回复: 0

[求助] design compiler估算power問題

发表于 2019-5-10 20:27:01 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，我最近正在使用Design compiler合成電路
但我遇到了一個問題，我原先設計了一個電路(電路A)，經過DC合成後
面積 : 0.7mm^2
power: 574mW
目前因為需求，需把電路A一起併入作合成
我把電路A當成模組包在另一個.v檔中進行合成，得到
面積:32mm^2
power:190mW
我想請教為何合成出來的power有差距?
不應該是大於574mW才對嗎?
請各位前輩給與指教
謝謝

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-24 08:52 , Processed in 0.015924 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表