在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1456|回复: 0

[原创] 关于ATE测试机台,memorybist以及ATPGfail点debug,help me,谢谢

[复制链接]
发表于 2019-5-7 14:55:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 lotfy 于 2019-5-7 15:03 编辑

memory fail log 如图
图示中,测试机台抓取fail的cycles,在test pattern中61642cycles中机台fail日志抓取13cycles fail点,这种fail机理是什么呢,可能出现的环节是什么?设计pattern、晶圆制造、封装和测试机台环境哪些会导致这样的fail日志呢?

atpg fail log

atpg fail log


ATPG fail log如图
图示中,在test pattern中32179362cycles中机台fail日志抓取7cycles fail点,这种fail机理是什么呢,可能出现的环节是什么?设计pattern、晶圆制造、封装和测试机台环境哪些会导致这样的fail日志呢?

memory fail log

memory fail log

有查atpg原理,我的理解是作为DFT的一种,主要检测芯片内部logic 门结构的物理制造缺陷之类,那么如果出现fail那是不是就代表芯片内部逻辑有缺陷,若是那好几千万行的pattern cycles犹豫逻辑错误会出现的fail应该是成区出现的吗?什么情况会出现fail之后几行,甚至是只有一行cycle的情况?

来个人帮帮我,谢谢了,我的理解可能全部错误,望大神给我理一理,蛮急的,在线等


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:20 , Processed in 0.016906 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表