求助一个时序约束问题

呱呱年 · 发表于 2019-3-29 09:42:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

按照教程我添加了set_clock_uncertainty（针对建立和保持时间都添加了2ns，因为测试所以数值添加较大），但是为何我发现添加前后建立时间的slack变化从-1到-3了，然后保持时间的slack无论添加前后都没有发生改变，都是0.4左右。
是否是我对不确定命令tcl的认知有错误，添加后建立时间的延长如下图

添加约束后

添加约束前

有人知道的话麻烦说下，万分感谢

asic_service · 发表于 2019-3-29 11:43:55

哥们，你用set_clock_uncertainty -setip/-hold没有？
这个课程，讲STA基础的，能解答你的问题：https://ke.qq.com/course/390121?tuin=64ce5e2a

回答完，照例发个数字IC设计课程的广告，希望能让大家明白更多数字设计的原理，朝专家级迈进。
https://ke.qq.com/course/379407?tuin=64ce5e2a

184255 · 发表于 2019-3-29 20:25:54

针对hold的uncertainty 是否加了-hold？
setup从-1到-3很正常吧

呱呱年 · 发表于 2019-3-29 23:19:45

184255 发表于 2019-3-29 20:25
针对hold的uncertainty 是否加了-hold？
setup从-1到-3很正常吧

setup和hold都添加了2ns，这倒不是那个-1，-2大小问题，毕竟频率我自己随便写的约束，只是我好奇的是为何这uncertainty对于hold时间好像是没有影响的，我从时序图中看不出有clock uncertainty的显化

[求助] 求助一个时序约束问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /3