在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1267|回复: 4

[求助] gated output colck DC约束

[复制链接]
发表于 2019-3-26 16:37:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神:
想请教下一个gated output colck DC约束的问题,clk是输入时钟,enable是通过clk上升沿产生的enable1和通过clk下降沿对enable1打一拍的enable2或在一起得来的,clk_ADC是clk与enable与在一起,enable和clk_ADC都是输出信号,请问clk、clk_ADC、enable该如何去约束呢?目前P&R工具一直报enable的hold violation,谢谢。信号的关系如图所示。
时钟约束.jpg

发表于 2019-3-27 18:12:50 | 显示全部楼层
上升沿打出来的gate信号不能跟时钟做与,这样会有毛刺的。
发表于 2019-3-28 17:01:21 | 显示全部楼层
clock en 信号只能用 clock 的下降沿产生。
 楼主| 发表于 2019-4-3 13:49:37 | 显示全部楼层


七点班车 发表于 2019-3-27 18:12
上升沿打出来的gate信号不能跟时钟做与,这样会有毛刺的。


已经修改控制逻辑信号,多谢。
 楼主| 发表于 2019-4-3 13:50:24 | 显示全部楼层


y23angchen 发表于 2019-3-28 17:01
clock en 信号只能用 clock 的下降沿产生。


已经修改控制逻辑信号,多谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:49 , Processed in 0.021268 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表