一个简易计数器问题

呱呱年 · 发表于 2019-3-24 21:05:23

您需要登录才可以下载或查看，没有账号？注册

x

逻辑仿真的时候最后一个always，counter==2的时候b<=a，仿真的时候是counter==3的时候赋值才完成，如果写成counter==3的时候b<=a,仿真的时候是counter==0的时候完成，为何总是会慢一拍呢？
捕获.PNG

IC.Michael · 发表于 2019-3-25 09:18:18

【counter==2的时候b<=a，仿真的时候是counter==3的时候赋值才完成】
时钟沿的时候判断条件确实是counter==2，但是时钟沿之后，这个counter也会做+1操作啊，因此你看到的好像是counter==3的时候才完成，这样理解是不对的。个人理解啊。

asic_service · 发表于 2019-3-25 13:29:33

楼主说的是综合后gate sim出错吧。
gate sim记得把delay带上。sdf annotate要做。

回答完，照例发个数字IC设计课程的广告，希望能让大家明白更多数字设计的原理，朝专家级迈进。
https://ke.qq.com/course/379407?tuin=64ce5e2a

七点班车 · 发表于 2019-3-25 14:24:17

寄存器是由两级锁存器构成。对于上升沿触发的寄存器，在低电平时，第一级锁存器会将输入锁存起来，等到高电平时，第二级锁存器才会将第一级的结果输出。所以就有了你看到的结果。

gaurson · 发表于 2019-3-25 17:59:00

2楼合格的解释，这就是非阻塞赋值带来的结果，<=的赋值是在所有右侧表达式都计算完以后才进行，所以当你看到b获得a的值的同时counter已经完成累加的操作了。

呱呱年 · 发表于 2019-3-26 11:56:31

谢谢，谢谢各位

[求助] 一个简易计数器问题