在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1343|回复: 3

[求助] 用PLL时钟采用ADC,测试发现问题,请大神指教。与采用时钟有关

[复制链接]
发表于 2019-2-22 11:43:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.png


2.png

测试数据(在此处出现非单调)
3.png

如图,在测试ADC时,采用时钟使用内部锁相环时,发现某些码处出现非单调。但是当使用外部时钟时,这种现象消失。
其中非单调的点是不固定的,求各位前辈指教,为什么会这样,这种现象大概与什么有关。是PLL的jitter吗?ADC的采样时钟要测PLL的哪种类型的抖动?
发表于 2019-2-22 13:24:17 | 显示全部楼层
Aperture jitter
 楼主| 发表于 2019-2-22 13:28:17 | 显示全部楼层
回复 2# univerw


   额,我现在说的是PLL的jitter类型
发表于 2019-2-22 17:47:30 | 显示全部楼层
内部驱动能力不足?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:33 , Processed in 0.020495 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表