电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
返回列表 发帖

[求助] 关于仿真问题,总是报错module “xx” not defined

[求助] 关于仿真问题,总是报错module “xx” not defined

我确实已经在testbench.v中调用了要仿真的模块,大佬们知道还有什么情况会导致not defined这种错误发生吗

filelist加入所有的.v文件啊,而且越底层的模块越置前。怀疑楼主只是在tb里调用子模块,仿真工具编译时只是针对tb.v的吧

TOP

回复 2# zzj0329
是这样的,我要仿真的A模块和底层的模块的.v文件都在一个文件夹B里,然后就是tb.v,并且我在tb.v中调用了A模块。我用的是veriwell仿真软件,输入命令veriwell -s /home/文件夹B /home/tb.v 。还希望您能再解释一二。

TOP

自己看仿真命令,你非得用单个文件仿真的话那就把所有文件内容合并到一个文件里,注意越底层的module越放到文件的前面

TOP

回复 4# zzj0329

其实,我试过将所有的文件合在一起,最底层模块是nmos4和pmos4,。在仿真的时候报错了。因为nmos4和pmos4的代码是我自己写的,我不知道对不对。再请您帮我看看,指正一下。
屏幕快照 2019-02-12 下午3.32.19.png
5 天前 15:19

TOP

回复 2# zzj0329

还有就是您说的“filelist里加入所有的.v文件”我没有理解,这个filelist是在tb里的吗?(因为没人教我都是到这里学一点那里学一点,可能漏掉了这个知识点)

TOP

这个工具没有用过。前面楼说的filelist,就是把你整个工程需要的.v都放到一个文件列表里面,让工具去对这个文件列表进行编译,就能识别到所有定义的模块了。

TOP

回复 7# gaurson

好!谢谢您嘞

TOP

回复 7# gaurson

我试着写了一个文件列表,但是用veriwell编译的时候 出现了语法错误。再问您一下,这个filelist中除了写.v文件的名字,还要加些什么内容吗?

TOP

自己看下软件的文档都比在这里提问快多了,你说的这个软件比较冷门我们都没接触过,你问我们那我们也是需要通过看文档才能回答你。
明显是你的仿真工具把filelist文件也当作.v文件了,你就不看看你的工具读入filelist不需要前置个什么参数吗

TOP

返回列表

站长推荐 关闭


2018 ADI 最火爆的六本电子书合订本!下载即奖励400信元!

2018 ADI 最火爆的六本电子书合订本!下载即奖励400信元!


查看