注册
登录
首页
论坛
搜索
博客
充值
Recharge
签到
帮助
社区
微博
DataSheet
私人消息 (0)
公共消息 (0)
论坛任务 (0)
系统消息 (0)
好友消息 (0)
帖子消息 (0)
应用通知 (0)
应用邀请 (0)
ET创芯网论坛(EETOP)
»
FPGA|ASIC|IC前端设计论坛
»
FPGA/ASIC/IC前端设计
» 关于仿真问题,总是报错module “xx” not defined
电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
1
2
下一页
返回列表
发帖
[求助]
关于仿真问题,总是报错module “xx” not defined
小white
发短消息
加为好友
小white
当前离线
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
来自
上海
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
金领一族
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
1
#
跳转到
»
倒序看帖
打印
字体大小:
t
T
发表于
6 天前 09:23
|
只看该作者
TI社区免费资料下载!
[求助]
关于仿真问题,总是报错module “xx” not defined
我确实已经在testbench.v中调用了要仿真的模块,大佬们知道还有什么情况会导致not defined这种错误发生吗
本主题由 jackzhang 于
6 天前 13:23
审核通过
收藏
分享
《模拟对话》全集,外加汽车应用选集 数百篇精品,下载即奖励400信元!
zzj0329
发短消息
加为好友
zzj0329
当前离线
UID
61251
帖子
243
精华
0
积分
9664
资产
9664 信元
发贴收入
1350 信元
推广收入
0 信元
附件收入
15811 信元
下载支出
7626 信元
阅读权限
50
在线时间
496 小时
注册时间
2006-11-12
最后登录
2019-2-14
小富人
UID
61251
帖子
243
精华
0
积分
9664
资产
9664 信元
发贴收入
1350 信元
推广收入
0 信元
附件收入
15811 信元
下载支出
7626 信元
阅读权限
50
在线时间
496 小时
注册时间
2006-11-12
最后登录
2019-2-14
2
#
发表于
6 天前 17:20
|
只看该作者
TI社区免费资料下载!
filelist加入所有的.v文件啊,而且越底层的模块越置前。怀疑楼主只是在tb里调用子模块,仿真工具编译时只是针对tb.v的吧
有奖下载:泰克MSO6最新4G带宽电源探头大揭秘(奖励:工具箱等+300信元)
TOP
小white
发短消息
加为好友
小white
当前离线
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
来自
上海
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
金领一族
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
3
#
发表于
5 天前 13:58
|
只看该作者
TI信号链资料下载(免费)!
回复
2#
zzj0329
是这样的,我要仿真的A模块和底层的模块的.v文件都在一个文件夹B里,然后就是tb.v,并且我在tb.v中调用了A模块。我用的是veriwell仿真软件,输入命令veriwell -s /home/文件夹B /home/tb.v 。还希望您能再解释一二。
有奖下载:泰克MSO6最新4G带宽电源探头大揭秘(奖励:工具箱等+300信元)
TOP
zzj0329
发短消息
加为好友
zzj0329
当前离线
UID
61251
帖子
243
精华
0
积分
9664
资产
9664 信元
发贴收入
1350 信元
推广收入
0 信元
附件收入
15811 信元
下载支出
7626 信元
阅读权限
50
在线时间
496 小时
注册时间
2006-11-12
最后登录
2019-2-14
小富人
UID
61251
帖子
243
精华
0
积分
9664
资产
9664 信元
发贴收入
1350 信元
推广收入
0 信元
附件收入
15811 信元
下载支出
7626 信元
阅读权限
50
在线时间
496 小时
注册时间
2006-11-12
最后登录
2019-2-14
4
#
发表于
5 天前 14:30
|
只看该作者
TI社区免费资料下载!
自己看仿真命令,你非得用单个文件仿真的话那就把所有文件内容合并到一个文件里,注意越底层的module越放到文件的前面
有奖下载:泰克MSO6最新4G带宽电源探头大揭秘(奖励:工具箱等+300信元)
TOP
小white
发短消息
加为好友
小white
当前离线
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
来自
上海
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
金领一族
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
5
#
发表于
5 天前 15:25
|
只看该作者
回复
4#
zzj0329
其实,我试过将所有的文件合在一起,最底层模块是nmos4和pmos4,。在仿真的时候报错了。因为nmos4和pmos4的代码是我自己写的,我不知道对不对。再请您帮我看看,指正一下。
5 天前 15:19
有奖下载:泰克MSO6最新4G带宽电源探头大揭秘(奖励:工具箱等+300信元)
TOP
小white
发短消息
加为好友
小white
当前离线
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
来自
上海
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
金领一族
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
6
#
发表于
5 天前 15:30
|
只看该作者
TI社区免费资料下载!
回复
2#
zzj0329
还有就是您说的“filelist里加入所有的.v文件”我没有理解,这个filelist是在tb里的吗?(因为没人教我都是到这里学一点那里学一点,可能漏掉了这个知识点)
隆重推出:《集成电路ESD电路设计与工程应用》系列课程
TOP
gaurson
发短消息
加为好友
gaurson
当前离线
UID
577150
帖子
1199
精华
0
积分
5641
资产
5641 信元
发贴收入
6345 信元
推广收入
0 信元
附件收入
0 信元
下载支出
899 信元
阅读权限
50
在线时间
317 小时
注册时间
2010-2-23
最后登录
2019-2-16
小富人
UID
577150
帖子
1199
精华
0
积分
5641
资产
5641 信元
发贴收入
6345 信元
推广收入
0 信元
附件收入
0 信元
下载支出
899 信元
阅读权限
50
在线时间
317 小时
注册时间
2010-2-23
最后登录
2019-2-16
7
#
发表于
5 天前 16:02
|
只看该作者
这个工具没有用过。前面楼说的filelist,就是把你整个工程需要的.v都放到一个文件列表里面,让工具去对这个文件列表进行编译,就能识别到所有定义的模块了。
隆重推出:《高速电路设计分析与仿真精品课程》
TOP
小white
发短消息
加为好友
小white
当前离线
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
来自
上海
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
金领一族
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
8
#
发表于
4 天前 09:47
|
只看该作者
回复
7#
gaurson
好!谢谢您嘞
隆重推出:《高速电路设计分析与仿真精品课程》
TOP
小white
发短消息
加为好友
小white
当前离线
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
来自
上海
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
金领一族
UID
1705625
帖子
61
精华
0
积分
1967
资产
1967 信元
发贴收入
330 信元
推广收入
0 信元
附件收入
0 信元
下载支出
518 信元
阅读权限
30
在线时间
66 小时
注册时间
2018-3-21
最后登录
2019-2-16
9
#
发表于
4 天前 11:00
|
只看该作者
回复
7#
gaurson
我试着写了一个文件列表,但是用veriwell编译的时候 出现了语法错误。再问您一下,这个filelist中除了写.v文件的名字,还要加些什么内容吗?
隆重推出:《高速电路设计分析与仿真精品课程》
TOP
zzj0329
发短消息
加为好友
zzj0329
当前离线
UID
61251
帖子
243
精华
0
积分
9664
资产
9664 信元
发贴收入
1350 信元
推广收入
0 信元
附件收入
15811 信元
下载支出
7626 信元
阅读权限
50
在线时间
496 小时
注册时间
2006-11-12
最后登录
2019-2-14
小富人
UID
61251
帖子
243
精华
0
积分
9664
资产
9664 信元
发贴收入
1350 信元
推广收入
0 信元
附件收入
15811 信元
下载支出
7626 信元
阅读权限
50
在线时间
496 小时
注册时间
2006-11-12
最后登录
2019-2-14
10
#
发表于
4 天前 12:35
|
只看该作者
自己看下软件的文档都比在这里提问快多了,你说的这个软件比较冷门我们都没接触过,你问我们那我们也是需要通过看文档才能回答你。
明显是你的仿真工具把filelist文件也当作.v文件了,你就不看看你的工具读入filelist不需要前置个什么参数吗
隆重推出:《集成电路ESD电路设计与工程应用》系列课程
TOP
1
2
下一页
返回列表
[收藏此主题]
[关注此主题的新回复]
[通过 QQ、MSN 分享给朋友]
站长推荐
关闭
2018 ADI 最火爆的六本电子书合订本!下载即奖励400信元!
2018 ADI 最火爆的六本电子书合订本!下载即奖励400信元!
查看