设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog自动例化程序和例子
12
返回列表 发新帖
楼主: willis2004

[原创] verilog自动例化程序和例子

[复制链接]
liuluren1987
发表于 2019-4-2 16:04:43 | 显示全部楼层
谢谢，要是开放源码就更好了，可以再进一步自己定义一些东西
回复 支持 反对

举报

An.yi
发表于 2019-4-3 21:07:29 | 显示全部楼层
y有源码就好了
回复 支持 反对

举报

293426605
发表于 2019-4-5 15:34:36 | 显示全部楼层
必须顶一个！
回复 支持 反对

举报

小权
发表于 2019-4-5 15:54:55 | 显示全部楼层
看看，很不错的。麻烦上传一下自动推测reg/wire的版本，谢谢了。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yaoqing88
发表于 2019-4-7 04:41:15 | 显示全部楼层
多谢，已下载使用试试
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

shancjb
发表于 2019-4-7 13:25:53 | 显示全部楼层
dingyiexian
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lufeng21cn
发表于 2019-4-9 10:06:06 | 显示全部楼层
学习了，谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

发表于 2022-8-14 17:52:12 | 显示全部楼层
来学习一下，如果能开源就好啦~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-17 02:35 , Processed in 0.035506 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表