在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4454|回复: 10

[讨论] 关于时钟切换的问题

[复制链接]
发表于 2019-1-28 10:22:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在做芯片中时钟管理的综合工作,发现设计的分频电路中这种结构我认为会在时钟切换的时候产生毛刺或吃掉一个完整周期的部分时间,因为控制切换的电路在上升沿变化,肯定是需要时间的,各位你们怎么来分析这种偶数分频的电路,或者
不使用glitch free的结构的前提下,
有什么好的电路结构来避免这种情况。
新建 Microsoft Visio 绘图.png
发表于 2019-1-28 11:52:10 | 显示全部楼层
我们用的都是glich free 的结果, clock_switch2to1,  clock_switch4to1,
发表于 2019-1-29 12:38:06 | 显示全部楼层
用 ck-latch换上面的FF
 楼主| 发表于 2019-1-29 13:37:03 | 显示全部楼层
回复 2# y23angchen


    嗯,但是这样就会真增加面积。我现在在探究有木有更好的方法,因为做的芯片是个IOT方面,成本和功耗都要考虑。
 楼主| 发表于 2019-1-29 13:41:49 | 显示全部楼层
回复 3# masaka_xlw


    希望详细解释一下,我感觉FF即使替换成latch也是会有同样的问题吧?
发表于 2019-1-30 11:09:38 | 显示全部楼层
本帖最后由 navylin1 于 2019-1-30 11:11 编辑

愚见, 不知道可不可以,可以把4个clock OR 在一起,然后又这个OR在一个的clock drive那个latch,OR 在一个的clock每8个cycle会出现一个low pulse (这个时候所有clock都在low)只有这个时候可以switch

当然要有clock gating 在那个OR gate上
发表于 2019-1-31 05:39:55 | 显示全部楼层




   面积和功耗相对于稳定/安全来说,都是小事。
发表于 2019-2-1 10:12:40 | 显示全部楼层
回复 4# xiaocui0725


    没几个DFF,而且,现在的工艺,几个DFF 没多少面积, 细抠这些造成的软件配置不方便或者稳定性存在问题更得不偿失。

    另外,我之前也是做IoT的,也是这么做的。
发表于 2019-3-15 01:17:01 | 显示全部楼层
Clocks must be gated before a change in select pin of the multillexer. This is to ensure that there is no violations in sdf run. Also be note that, have to define these clocks in clock to clock false path to ensure no timing checks was performed in these paths.
发表于 2021-7-5 18:49:42 | 显示全部楼层
学习了!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:08 , Processed in 0.030288 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表