在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3807|回复: 18

[资料] CMOS 带隙基准源的设计实例(入门级的例子)

[复制链接]
发表于 2019-1-23 12:27:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CMOS 带隙基准源的设计(IC课程设计报告).pdf (329.18 KB, 下载次数: 390 )
设计的Bandgap采用的结构是最经典的,本报告详细地介绍了参数如何推导,包括其中运算放大器的设计。并且,在报告的专题讨论(第18页)部分,详细分析了Vref的零温度系数点T0的移动与温度系数的减小,分析了Vref随温度变化出现开口向上和开口向下的原因,同时,也对PTAT电流产生和bandgap结构选择做了分析说明。

本设计报告适合刚刚对Bandgap电路入门的同志,把自己的报告传上主要是想对这部分人有所帮助,报告一共23页。
发表于 2019-1-23 13:30:33 | 显示全部楼层
thanks a lot
发表于 2019-1-23 18:43:24 | 显示全部楼层
thanks
发表于 2019-1-23 21:17:01 | 显示全部楼层
thanks
发表于 2019-1-23 22:47:58 | 显示全部楼层
dingiecain
发表于 2019-1-31 17:18:32 | 显示全部楼层
发表于 2019-2-24 20:24:30 | 显示全部楼层
看看,ths……
发表于 2019-3-7 16:21:21 | 显示全部楼层
thanks
发表于 2019-4-30 15:29:28 | 显示全部楼层
谢谢分享
发表于 2019-12-30 20:03:21 | 显示全部楼层
有用、好东西,谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 10:03 , Processed in 0.036903 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表