电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
返回列表 发帖

[原创] spectre veriloga 编译问题

[原创] spectre veriloga 编译问题

各位大神,有没有遇到virtuoso  内编辑完成verilog-a文件保存退出后,没有提示生成symbol的命令,command line有报如下的错误,
在parsing 文件前,我们还要其他的设置吗?

刚开始学习verilog-a,求各位大神不吝赐教


微信图片_20190112150027.png
5 天前 14:49

verilog-a,代码没有问题,代码在其他编译器上验证过了

TOP

cadence 也查到有人问样的问题了,没看到回答


微信截图_20190112153903.png
5 天前 15:27

TOP

TOP

spectre路径不对吗?
  

TOP

回复 5# duoyun


    应该是哪里没有 link 对,回去检查下  .cdsinit 文件,

    Verilog-a的解析,会用到哪些组件,errors 内部包含的信息太少了,太模糊

TOP

返回列表

站长推荐 关闭


Keysight Engineering Education 2019课程详细介绍

Keysight Engineering Education 2019课程详细介绍


查看