ET创芯网论坛(EETOP)

找回密码

  登录   注册  

汽车功能电子化、ADAS及自动驾驶等汽车电子资料合集
查看: 978|回复: 5

[讨论] 请教各位,vcs仿真,verdi查看波形,部分信号是无法查看

[复制链接]
发表于 2019-1-9 16:08:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
vcs版本:vcsmx2016.06   verdi版本:2016.06

使用vcs进行simulation后产生fsdb,使用verdi查看各种寄存器波形都没有问题,但是我如果想要添加tsmc memory simulation model内部信号时,发现无法找到。我如果通过nWave直接看fsdb波形,按g看波形hierarchy时,发现在memory 例化内部没有信号。然后我发现原因应该是tsmc memory simualtion model文件里有:  `celldefine    `endcelldefine 。我是在想vcs有什么option可以dump这些model内部的信号吗?(虽然我已经仔仔细细找过了,没有找到,不知道各位有什么好的方法)



另外一点,我try了irun的flow,不加什么特别option,正常dump waveform后,在verdi中就可以看到model内部信号。



谢谢~~~~
发表于 2019-1-10 15:51:15 | 显示全部楼层
有两个编译选项是-debug_access,-debug_region=cell+lib,你试一下。
下面这个你也检查一下有没有加。
+nocelldefinepli+   

+nocelldefinepli+编译选项使用时需要加一个数字,例如+nocelldefinepli+1,+nocelldefinepli+2。它的功能是,禁止仿真器对含有`cell_define编译原语的模块的波形转储和PLI访问。它有时也需要和+nolibcell一起使用。
由于后仿使用的库单元很多,触发器内部实现又有些复杂,所以使用+nocelldefinepli+对Dump波形的大小和仿真性能有极大的提升。波形大小通常可以下降到未使用该选项的1/10,仿真速度也接近于不dump波形时的速度。(即dump波形的开销基本可忽略)但是如果要定位库单元内部的波形则必须去除该选项。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-1-10 16:32:02 | 显示全部楼层
回复 2# gaurson

还是大神多啊,非常感谢,应该是你说的问题。我原先的option是:vcs -debug_access+all .....
后来我发现 -debug_all与-debug_access+all是有区别的!!!
最后我使用 vcs -debug_all -fsdb ....   就可以解决问题了。
关键就是下图中的except啊!

vcs

vcs
回复 支持 反对

使用道具 举报

发表于 2019-1-11 15:28:26 | 显示全部楼层
我感觉这个except是说的-debug_access+all吧。呵呵,我具体也没有用过,只是查了别人的用法,大概有这么些选项会影响dump cell的波形。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-1-11 15:34:00 | 显示全部楼层
回复 4# gaurson

我上图说的是我的方法,你说的vcs -debug_access+all  -debug_region=cell+lib这种方法也是可以dump cell的波形的。
非常感谢~~
回复 支持 反对

使用道具 举报

发表于 2019-1-11 15:34:49 | 显示全部楼层
不客气,能帮到就好。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-6-27 20:35 , Processed in 0.072361 second(s), 13 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表