verdi的vhdlcom如何加入xilinx的库unisiim ?

american007 · 发表于 2019-1-7 11:24:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

-- Compile architecture Behavioral of TMDSEncoder.
-- Error: ../../../../user/HDMI_SRC/HDMI_FPGA_ML_A7_0/src/SerializerN_1.vhd(61): Unknown identifier: VComponents.
-- Vhdl Compiler exiting by error.
Total 1 error(s), 1 warning(s)
---Any error or warning message, please refer to "/home/full_simu1/S02_CH05m_sim/MIG_OV_PRG/MIG_OV_PRG.sim/sim_1/vcs/vhdlcomLog/compiler.log"---
vcs 通过synopsys_sim添加了库，
verdi的vhdlcom如何添加库？

nirvana_pear · 发表于 2019-6-11 15:49:56

同问！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！

245950258 · 发表于 2019-9-20 14:35:54

我知道怎么做。

adan313 · 发表于 2019-9-22 02:56:45

楼主，你的问题解决了吗？我现在也是想用vcs+verdi编译vivado 的ip，这一步verdi编译报错，，

[求助] verdi的vhdlcom如何加入xilinx的库unisiim ?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2