ET创芯网论坛(EETOP)

 找回密码
 注册
电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
查看: 327|回复: 2

[求助] vcs编译system verilog 出现了一个问题

[复制链接]
发表于 2019-1-6 01:00:23 | 显示全部楼层 |阅读模式
System verilog  keyword 'endpackage' is not expected to be used in this    context.
10.png

11.png



不知道是什么原因
发表于 2019-1-6 11:22:12 | 显示全部楼层
说明include进来的文件有问题,可能是少了endclass/end/endtask/endfunction
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-1-6 13:54:28 | 显示全部楼层
回复 2# e_epsh 谢谢
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

小黑屋|手机版|Archiver|ET创芯网 ( 京ICP备:10050787号 京公网安备:110105001212 )

GMT+8, 2019-3-19 16:15 , Processed in 0.054013 second(s), 11 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表