在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3275|回复: 7

[解决] emmc 成熟设计

[复制链接]
发表于 2018-12-23 22:00:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

一:基于EMMC IP

1:采用纯verilog语言设计,几乎任何FPGA都可以轻松移植。

2:目前主要用于Xilinx 7系列FPGA,支持模式有High SpeedSDRHigh Speed
DDRHS200模式。

3FPGA资源消耗极小


联系人 微信号:emmc_sata

  
  
  系统时钟
  
  写速度(每次256扇区)    读速度(每次256扇区)  
  High Speed SDR    50MHZ    43.4MB/S    46.9MB/S  
  High Speed
DDR  
  50MHZ    67.1MB/S    88.6MB/S  
  HS200     120MHZ    81.7MB/S    112.7MB/S  
  HS200     200MHZ    132.7MB/S    186.7MB/S  

发表于 2019-2-27 22:25:37 | 显示全部楼层
thanks for sharing
发表于 2021-7-1 18:17:25 | 显示全部楼层
谢谢楼主,作为参考看一下
发表于 2021-8-2 17:42:26 | 显示全部楼层
谢谢楼主
发表于 2021-12-27 00:25:33 | 显示全部楼层
IP在哪儿呢?
发表于 2021-12-27 00:26:49 | 显示全部楼层
哪儿能下载到呢?
发表于 2021-12-28 19:06:21 | 显示全部楼层
哪里下载
发表于 2021-12-28 19:30:55 | 显示全部楼层
thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 00:47 , Processed in 0.026214 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表