ET创芯网论坛(EETOP)

找回密码

  登录   注册  

查看: 577|回复: 0

[求助] bda spice

[复制链接]
发表于 2018-12-12 21:05:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
BDA spice =AFS

mentor 买下BDA  , 不过好像用人不多, 话说 bda 算 spice  跟 fast_spice  adit 不同 , mentor AE 只说能 hdl+spice .
但实际上会如何跑?  关於 HDL 从 vcs ncsim  modelsim 都能. 现在 verilog 很多是 system verilog 写一堆 test bench .
  但 analog simulator 如何跟 digital simulator 如何分工? 不过 关於 cosim资讯不多 . example 不论 spice_top
  hdl_top 都能跑起来 . 但 whole chip 一堆问题 . 一来是 afs 会先读 netlist 自己产生
_ams_netlist  

但是 a2d  d2a   adit 会在 aditVpi 使用

// adit xxx  command 宣告

那 afs ?? 完全问不到

afsams -digital_sim ncsim xxx  -CRbasic   \
   xxx.v  -analog  xxx  -analog_end

但我跟本没有 verilogAMS 为何非宣告跟 verilogA    可惜adit 被mentor 买後应该 , 感觉mentor 没很积极
那BDA SPICE 外还个 eldo 定位不就跟bda充, 另外 mentor 帮帮忙吧
level 49
level 66

一定要都能使用好吗 ..
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-6-27 20:36 , Processed in 0.061652 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表