在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1843|回复: 5

[求助] 有关鉴相器的问题

[复制链接]
发表于 2018-12-5 15:19:44 | 显示全部楼层 |阅读模式
1000资产
PD(鉴相器)在PLL中的应用较少,大概是因为其不能鉴频。
我的问题是:
(1). PD如果用于PLL中,PLL的频率锁定范围是多少?
(2). 如何进行分析PD PLL的频率锁定范围,有没有相关的书籍与论文推荐?
(3).如果设计PD PLL, 在设计上需要注意些什么?

以上问题我想了好久,也查了一些资料,但没有能完全说明自己的答案,期待大家帮忙解答,谢谢!

发表于 2018-12-6 10:50:05 | 显示全部楼层
百分之1,bbpd
 楼主| 发表于 2018-12-6 11:24:02 | 显示全部楼层
发表于 2018-12-6 13:06:43 | 显示全部楼层
回复 3# tulipyjx


   中频,是的
 楼主| 发表于 2018-12-6 20:21:38 | 显示全部楼层


回复  tulipyjx


   中频,是的
chenximing 发表于 2018-12-6 13:06




    为什么是百分之一呢,能大概介绍一下分析方法吗?
发表于 2018-12-7 10:09:07 | 显示全部楼层
回复 5# tulipyjx


   经验罢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 00:45 , Processed in 0.021387 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表