在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2932|回复: 2

【求助】求分享DVT Eclipse 和谐工具。

[复制链接]
发表于 2018-11-15 12:50:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,由于正在弄FPGA开发,前段时间向大神求得Sigasi 和谐工具。由于项目代码比较多,想看到system verilog接口之间的引用关系,从而帮助理解代码,但是Sigasi 不支持引用关系查看。 偶然看到DVT可以实现类似功能,但无奈没有和谐。所以特地前来求大神分析DVT 的和谐包。
谢谢大家了。
发表于 2018-11-15 15:33:37 | 显示全部楼层
回复 1# lstc


   求分享
 楼主| 发表于 2018-11-15 16:32:59 | 显示全部楼层
回复 2# demonsolar


   看我之前的帖子
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:54 , Processed in 0.017465 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表