在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: kewangic

[讨论] 如何提高DFT测试时shift clock的频率

[复制链接]
发表于 2018-11-23 21:13:29 | 显示全部楼层
回复 10# fangwang85


   最高好像可以到500MHz。
发表于 2018-11-24 13:49:42 | 显示全部楼层
回复 11# 总在阳光下发呆


   谢谢回复 明白了
发表于 2019-4-8 11:18:11 | 显示全部楼层
ATE速度跟不上
发表于 2019-5-7 10:36:25 | 显示全部楼层
本帖最后由 bounty5254 于 2019-5-7 10:37 编辑

你當然可以改快一點
但相對的時間約束跟到P&R階段時
長CTS會不會困難也會有影響
shift 快的時候,也必須考量到IR 問題
因為shift peak power過高可能會產生IR drop
发表于 2020-1-5 14:29:53 | 显示全部楼层
不是不能够提高到function速度,而是没有必要为了测试而提高。够用了。
发表于 2020-2-17 22:14:33 | 显示全部楼层
100~200MHz目前都可以了
发表于 2021-9-21 21:08:40 | 显示全部楼层
shift speed 不是单纯地提高,还要考虑timing signoff和IR signoff可不可以满足,目前机台应该可以支持了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:25 , Processed in 0.023238 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表