在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1440|回复: 0

[资料] 高价悬赏-后端设计数据案例

[复制链接]
发表于 2018-11-6 19:55:36 | 显示全部楼层 |阅读模式
10资产

有偿寻求后端设计数据案例testcase用于教学

需要一个后端设计的案例数据。包含以下设计文件。价格面议。

1.
Hierarchical gate_level verilog netlist files(multiple modules) *.v

2.
timing constraints file( Synopsys DesignConstraint file) *.sdc

3.
hierarchical interconnect RC spef files (multiple blocks ) *.spef

4.
Liberty timing library files (including delay,transition, must have power table) *.lib

5.
LEFfiles ( including lef technology file) *.lef

6.
hierarchicalDEF files ( must have POWER and GROUND nets) *.def

7.
VDDand GND pad location file

8.
InterconnectTechnology File ( ITF file)
*.itf

this file is from foundry suchas TSMC 28nm

9.gate-level verilog simulation (value change dump) VCD file
*.vcd

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 23:00 , Processed in 0.014449 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表