抖动（上）

131v1vv · 发表于 2018-11-4 10:11:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 131v1vv 于 2018-11-4 22:10 编辑

内容提要：

1、概述

2、抖动基本概念

3、抖动分类

4、抖动时域表示

5、抖动频域表示

6、抖动和相噪转化

7、抖动容限和浴盆曲线

抖动风景.png

1、概述

先举个例子，假如你每天早上要去赶一趟8点钟始发的地铁，出门要走5分钟的路。假如地铁只有30秒钟的开门时间。为了不等待，也不错过。那么你出门的时间就必须卡在7:54'30''到7:55'00"之间。那如果在赶路的过程中出现了意外，比如今天走慢了，就可能赶不上了。当然你也不希望这班地铁来早了，你也可能错过这趟车。人生处处是意外，处处是惊喜。我们把这种时间的不确定性，形象的理解为时间抖动(Jitter)。这里边就有着描述时间的两个基本概念，时间点（八点钟）和时间段（30秒钟），需要区分开这两个基本概念。

我们通过图1，简单回顾一下总相位φ，超量相位φe，频率f，角频率ω的概念。图1 为基本的正弦波为相位的函数，而相位又是角频率和时间的函数。准确地说相位为角频率对时间的积分。角频率（rad/s）是频率(Hz)的2π倍。比如大家都了解的锁相环（PLL）就是通过负反馈，保证反馈时钟的相位跟踪锁定输入时钟的相位，得到需要的输出时钟频率的目的。

抖动1.gif

图1

如果存在超量相位(Excess Phase)是时间的函数，其对时间的二阶微分不等于0，那么表现在频率上就是频率随时间的变化，也就是其周期会随时间的变化。如图2所示，黑色为固定角频率的总相位-时间曲线，红色为包含了随时间变化的超量相位的总相位-时间曲线。那么经过整形后，分别对应如图的理想时钟和抖动时钟。

图2

图2的例子说明随时间变化的超量相位的存在(相位噪声)可能会引起频率的变化，从而带来抖动，两者内在是相互统一的。后边会详细讨论相位噪声、抖动及相互关系。

2、抖动基本概念

我们先回顾几个描述时钟抖动(Clock Jitter)的几个基本概念，如图3。

绝对抖动(Absolute Jitter)，绝对抖动就是一个衡量时间点的不确定性概念，参考为理想时钟的时间点，该相对偏差量可能表示为一个离散时间的随机变量。

抖动2.png

图3

绝对抖动造成的时间点不确定性可能会对很多采样电路有影响，比如说数据时钟恢复电路（CDR）中，需要利用时钟沿对数据的中心和数据变化的沿进行采样，采样时钟的绝对抖动对于CDR的抖动容限有直接影响。

如图4，时钟Clk半速率采样非理想的数据Data，如果时钟clk偏离中间采样位置，该抖动会造成采样后数据的错误。且该抖动越大，数据的误码率就越高。

抖动13.png

图4

周期抖动(Period Jitter)是一个衡量时间段不确定性的概念，定义为实际时钟和理想时钟的周期偏差，同样可以表示为离散事件随机变量。如图3

其实周期抖动的概念应该是大家最熟悉的。考虑图5中的简单数字同步电路模型。由于时钟树网络的非理想，根时钟CK经过不同的时钟buffer到达图中触发器的时钟端分别为CK1和CK2，并且都和CK存在不同的歪斜时间（Skew time），将CK的第一个上升沿作为初始时刻0。可以得到数据D1到D2的变化所需时间。如图分别计算了数据满足建立时间的最晚时刻t1，以及实际到达时刻t2。

抖动14.png

图5

注意t1表达式包含了时钟周期Tclk，存在非理想因素。在数字电路的综合过程中，需要提前设置时钟的不确定性（Clock uncertainty）来约束时序，其中时钟不确定性就包含了时钟的skew，周期抖动jitter和裕量margin。即如果时钟CK非理想，图中t1时间需要在减去时钟抖动的分量，比如周期抖动的峰峰值（给定BER的条件下）。当然通常还会多加一些裕量。

抖动18.png

图6

图6给出了满足高斯分布的随机抖动(RJ)均方根值和峰峰值满足不同误码率的转换关系。如果你是CK时钟源的设计者。那么所设计OSC的周期抖动就是一个重要设计指标。需要提前和数字人员沟通协商好，双方都留好余量。避免设计不满足要求的情况出现。

当周期抖动的概念扩展到N个周期，就是N周期抖动（N-Period Jitter）。这里N并不特指具体数字，可根据需要得到特定的正整数。比如N分频器，如果分频器是理想的，其实关注的是分频前N个周期的抖动。

相邻周期间抖动（Cycle-to-Cycle Jitter），定义为相邻周期的周期差值。可通过周期抖动进行转换。如图3。为了降低EMI，很多时钟都通过展频功能。将信号能量分散到一定的频段内。比如说通过周期锯齿波调制的展频，对于其噪声抖动特性，就可以通过邻周期间抖动来衡量。

除了以上大家熟知描述时钟的PJ，CCJ等概念，实际上还有一些其他常见概念，这里进行了汇总如下图7，包括相同或相似概念的不同表述。比如TIE和Phase jitter等。

抖动11.png

图7

3、抖动分类

目前最常见的抖动分类如图8所示。总体抖动(TJ)可以根据抖动的幅度是否有界分为两大类，确定性抖动（DJ）和随机抖动（RJ）。

图8

其中随机抖动RJ是包含了所有具有无界（Unbounded）PDF的抖动。比如常说的具有高斯分布PDF的高斯抖动，具有各频点相等PDF的热噪声引起的抖动。

因其分布有无界的特点，理论上说其抖动值概率上可能为无穷大。在描述该类型抖动时需要提供概率界限（如BER）。所以，下次当你告诉别人你设计的100MHz振荡器的周期抖动的峰峰值为50ps@BER=1E-6时，顺便告诉别人是在什么样的概率下，方便判断设计的性能指标。

确定性抖动DJ包含的是具有有界（Bounded）PDF的抖动分量。可粗略地分为和数据相关的抖动DDJ，周期性抖动(Periodic Jitter，PJ)，和有界不相关抖动BUJ。

注：Periodic jitter和Period jitter是两个不同的概念，虽然都简称为PJ，要注意区分。

DDJ抖动常见的为串行通信中的码间干扰ISI，信号的低通特性及数据的前后相关会造成数据的抖动现象。

DCD抖动是由于时钟的占空比失真造成的抖动。

SJ（Sinusiodal Jitter），正弦抖动，因为该抖动仅在一个频点上，经常用了验证和测试电路的性能，不如时钟数据恢复电路CDR的抖动容限(Jitter tolerance)。

还有有界不相关抖动BUJ，这里主要有由电源或相邻信道的串扰等引起的，可以是周期的(Periodic)，也可以是非周期的(non-periodic)。

图9

如图9和10，可以从不同维度对抖动的是否有界和是否和数据相关进行划分以及抖动来源进行总结。

图10

4、抖动时域表示

既然抖动量可近似为随机过程，那么统计学的很多指标都可以用。比如说期望，方差，标准差，峰峰值等等。可以根据需要选择使用。

如图11通过统计不同幅度区间的jitter频数得到的直方图，可直观的观察到抖动分布趋势，如图中红色轮廓。或通过数学近似得到概率密度函数（PDF），来描述其不同抖动的分布。

图11

图12列出了几个不同类型抖动的样本点和统计直方图，比较直观地表现几种不同抖动的所具有的PDF特点。比如正弦抖动SJ的时域幅度会比较集中在两个边界之间。

图12

图13补充了包含了几个不同单一抖动类型的眼图。实际上在高速接口的测试中，可通过误码率测试仪BERT，可以方便的添加一种或多种抖动类型，通过抖动注入验证系统对抖动的性能。或者测量分析抖动的组成及分量比重。

图13

现实中碰到的一个现象就是统计的抖动的轮廓会有着复杂的形状，不能简单地使用图12中的一种来表示。也就是现实中的抖动通常是包含了不同类型抖动的叠加。比如在高速串行接口中，TX发送数据的抖动，是时钟，TX发送器，电源和相邻信道串扰等，不同源头、类型抖动综合影响的结果。

基于概率论的知识，对于相互独立的不同抖动通过卷积运算可以得到总体抖动。如图11，直方图可以等效为具有高斯分布的RJ和具有狄拉克分布的DJ经过卷积的结果。

对于测量仪器，在测量得到抖动PDF，通常需要将抖动分解，给出不同类型的抖动的计算结果方便技术人员分析各部分抖动的分量和比例。分析原因优化设计。

目前抖动分解最常用的一种是高斯尾部拟合（tail fit）分离算法。既然抖动可以看做RJ和不同类型的（有界）DJ的卷积合成而来，那么在远离DJ的界限的范围，其PDF会很接近高斯分布的尾部。且在左右尾部的高斯分布会有着相同的标准差σ，也即将RJ分离出，然后结合下一节会学习到的频域的细节进一步将DJ分解。

如图14左为一个非高斯分布通过尾部拟合，得到两个高斯分布都具有相同的标准差σ=1ps，右图为使用尾部拟合分离得到的概率分布和实际的分布误差比较小。

图14

本期就先到这里啦，下期接着学习~

参考文献：

1、Understanding Jitter and Phase Noise -- A Circuits and Systems Perspective, nicola da dalt.

2、Jitter, Noise, and Signal Integrity at High-Speed, Mike Peng Li.