在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3360|回复: 5

[求助] 请教------Staszewski 专著"ADPLL"的阅读

[复制链接]
发表于 2018-10-18 22:02:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
近日阅读Staszewski 专著"All-Digital.Frequency.Synthesizer.in.Deep-Submicron.CMOS",感觉非常吃力,很多东西都一知半解.不知道大家有没有同感?可否提供一些更好的阅读建议以加深理解,加快阅读速度?
发表于 2018-10-19 10:53:31 | 显示全部楼层
1, 读者需要有一定的PLL基础知识。完全没PLL知识的人去读困难度指数上升。
2, ADPLL系统是偏数字逻辑的设计,DCO/TDC实现上又是RF设计流程。要完全理解ADPLL系统,需要在digital/RF两个领域都比较熟悉。不要说新手了,即便是老手这样的要求也比较苛刻,大部分工程师要么只懂digital,要么只懂RF。
3, ADPLL复杂度达到了优秀博士生的水平。印象中,Staszewski 的ADPLL方案,就是大概2000年左右TI的一个实习博士生的预研项目。

如果你要学ADPLL知识,建议如下:
1,补充PLL知识
2,从ADPLL的系统建模入手,先不看TDC/DCO的具体电路实现。精读1/3/4/6章,理清楚“时间”“频率”“相位”“控制环路”这些概念。强烈建议用verilogAMS建模实现,verilogAMS对digital和RF都很友好。
3,能搞定ADPLL系统建模了,再去看TDC/DCO的电路实现。TDC是ADPLL的系统性能瓶颈所在,每年都有不少新的paper。
 楼主| 发表于 2018-10-19 23:43:39 | 显示全部楼层
本帖最后由 noise7816 于 2018-10-19 23:47 编辑

回复 2# scpuke


    EETOP果然潜伏有众多高手.诚挚感谢SCPUKE的热心指点,谢谢!后续将借鉴前辈的指点继续学习.之前的准备有:Razavi"模电"+池保勇"射电"+Razavi"射电(2ed)"PLL相关章节+BEST"PLL"+以前搞过一些DSM,现在看来基础还是不够扎实,还得加倍努力.
发表于 2018-10-22 09:07:06 | 显示全部楼层
之前也在看,感觉也是不太适应,后面有时间再拿起来好好研究
发表于 2021-1-15 15:57:05 | 显示全部楼层


scpuke 发表于 2018-10-19 10:53
1, 读者需要有一定的PLL基础知识。完全没PLL知识的人去读困难度指数上升。
2, ADPLL系统是偏数字逻辑的设 ...


牛,服。
发表于 2021-9-6 14:38:30 | 显示全部楼层


scpuke 发表于 2018-10-19 10:53
1, 读者需要有一定的PLL基础知识。完全没PLL知识的人去读困难度指数上升。
2, ADPLL系统是偏数字逻辑的设 ...


牛,刚接触这些确实无从下手
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:54 , Processed in 0.021971 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表