ET创芯网论坛(EETOP)

找回密码

  登录   注册  

电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
查看: 517|回复: 0

[原创] SATA 3.0控制器

[复制链接]
发表于 2018-10-15 11:15:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x

SATA 3.0 Host Controller

SATA Host Core可以集成到FPGA中,兼容SATA-1(1.5Gbps),SATA-2(3.0Gbps),SATA-3(6.0Gbps)工业级接口标准,为SATA设备提供一种高效且易于使用的接口。

内核特性:

1.
兼容SATA 3.0规范

2.
支持SATA-1(1.5Gbps),SATA-2(3.0Gbps),SATA-3(6.0Gbps)操作

3.
Phy Layer包含FPGA Transceiver,支持时钟恢复,8B/10B编解码,字节排序和对齐以及OOB信令

4.
Link Layer支持成帧,解帧,流量控制,通信握手序列,扰码,CRC等

5.
Transport Layer支持FIS构造,FIS解析,错误重传等,FIS包含Register FIS,PIO Setup FIS,DMA Activate FIS,Data FIS等

6.
Command Layer支持各种各样的FIS序列交互,命令类型包括Reset,DATASET MANAGEMENT(Trim),PIO Data-In,PIO Data-Out,DMA-In,DMA-Out等

7.
Application Layer包含SATA设备自检,SATA设备Identify,DMA控制器等

8.
支持SATA设备带电热插拔

9.
支持N个SATA设备(N取决于FPGA GT数量),无缝连接到RaidController

10.
易于集成的同步,可综合Verilog设计

11.
通过完全验证的SATA IP

性能指标:

1.
SATA 3.0 Core:连续写入速度大于520MB/s,连续读取速度大于550MB/s

2.
SATA 2.0 Core:连续写入速度大于240MB/s,连续读取速度大于250MB/s

资源使用(XC7K325T为例):

1.
LUTs
:3850

2.
FFs
:4320

3.
BRAMs :16

4.
GT
:
1

可交付资料:

1.
详细的用户手册

2.
Design File:Post-synthesis EDIF netlist or RTL Source

3.
Timing and layout constraints,Test or Design Example Project

4.
技术支持:邮件,电话,现场,培训服务

联系方式:

Email:neteasy163z@163.com

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-6-26 00:13 , Processed in 0.059825 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表