ET创芯网论坛(EETOP)

您现在是游客状态

请您   登录   或  注册  享受更多权益

查看: 392|回复: 2

vivado simulator 和 Modelsim simulator模擬出不同的結果

[复制链接]
发表于 2018-10-11 08:42:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
有個問題想問問大家,vivado simulator Modelsim simulator模擬出不同的結果,如下verilog敍述:

////////////////////////////////////////////////////////////////////////////

always @(read_enable or reg_byte_lane[0] or word_addr)
if ((read_enable & reg_byte_lane[0]))
rdata_out_0 = ram_q_0;
else
rdata_out_0 = 8'h00;

//////////////////////////////////////////////////////////////////////////

Modelsim模擬的結果如下列圖片:

modelsim_simulator_result

modelsim_simulator_result


read_enable 或者 reg_byte_lane[0]或者word_addr有個訊號變動時,且read_enable和reg_byte_lane[0]為1時,ram_q_0的數據給rdata_out_0 ,當時ram_q_0=8'h68而rdata_out_0=8'h68,模擬結果與語法解釋上一致。


但在vivado simulator模擬時,卻有不同的結果,vivado模擬結果如下列圖片:
vivado_simulator_result.png

read_enable 或者 reg_byte_lane[0]或者word_addr有個訊號變動時,且read_enable和reg_byte_lane[0]為1時,ram_q_0的數據給rdata_out_0
,當時ram_q_0=8'h68而rdata_out_0=8'h68(擷取的是ram_q_0的變化前的數據8'h68,而不是8'h09)???


vivado_simulator對這一段verilog的敍述為何與modelsim上看到的結果不相同,有人知道原因嗎???
 楼主| 发表于 2018-10-11 14:04:06 | 显示全部楼层
回复 1# tezhi

Sloved:
word_addr exists in sensetivity list, not need write to sensetivity list,
and signal ram_q_0 add to the sensetivity list.
回复 支持 反对

使用道具 举报

发表于 2018-10-29 23:35:38 | 显示全部楼层
用always @* 又可以少敲点字符又可以避免这种问题
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

小黑屋|手机版|Archiver|关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-5-24 19:08 , Processed in 0.059758 second(s), 11 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表