在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zlmdmeail_80

[原创] 我对IC设计流程的一些理解(数字IC部分)

[复制链接]
发表于 2007-12-18 11:52:02 | 显示全部楼层
写的不错,顶一下。
发表于 2009-6-5 16:18:26 | 显示全部楼层
多谢lz分享经验啊
发表于 2009-6-5 17:31:01 | 显示全部楼层
赞一个
发表于 2009-6-5 17:52:04 | 显示全部楼层
基本正确。
补充几点

做逻辑仿真的软件还有Cadence 的NCverilog, synopsys 的VCS, 是与modelsim 齐名的仿真器,而且功能也其实也比modelsim 强些。 现在三个软件的功能都差不多了。但由于历史原因,其实NC和VCS 在业内的使用更普遍些。 不过Modelsim 因为易于上手,而且很早就有了windows平台, 所以流传比较广泛。
做寄生参数提取还有著名的calibre 的xRC, 其功效也是很强的。Calibre 的DRC,LVS可以说是业内最快的工具了。其xRC 也有不俗的表现。
发表于 2009-6-25 14:55:18 | 显示全部楼层
ddddddd:lol
发表于 2009-6-26 08:06:01 | 显示全部楼层
长见识了。
发表于 2009-6-26 18:14:20 | 显示全部楼层
Ding, specially floor 26
发表于 2010-11-24 11:24:48 | 显示全部楼层
真的不错
发表于 2010-11-28 23:48:24 | 显示全部楼层
模拟设计流程
发表于 2010-11-29 10:18:37 | 显示全部楼层
赞一个!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 15:07 , Processed in 0.033088 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表