在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12915|回复: 27

请教一个低电流基准设计问题,非常感谢!

[复制链接]
发表于 2007-9-21 14:17:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我所做的bandgap要求起quiescent current 达到nA的级别,只能有30nA左右,采用传统的零温漂基准结构的话,存在一个问题:所用的电阻值太大.因为PNP管Vbe的导通电压要求在那去了,而且Vbe1-Vbe2=IR,电流要小,则电阻值会很大,而且要达到Vref的话,还要用的电阻值更大.曾经考虑个采用低压的电流式基准,但发现好象用电阻更多了.小弟我想请教下,用多电阻在这会对性能产生多大影响,剧我所知,电阻多了以后对于热躁产生会比较大,而且电阻的匹配性在版图上难度也比较大!
      恳请指点一二,有没有改良的电路结构方法,且用这么多电阻在实际中会有多大的影响.谢谢
发表于 2007-9-22 09:34:25 | 显示全部楼层
用subthreshold region工作来实现,这样电流可以很小,不过这样输出电压不会是1.25V。
发表于 2007-9-22 13:21:58 | 显示全部楼层
你这个BANDGAP是用在什么地方的
 楼主| 发表于 2007-9-25 12:40:26 | 显示全部楼层
我设计中把这个bandgap电流源都设置在subthreshold region状态,Vref为1.195V,但是由于Vref=IR+Vbe,I太小的话,R很大,我现在做的R都达到1.9M了.而且同时我也将PNP的E极area设计得比较小,只有2u*2u,个人很担心会影响匹配性.

会出什么问题吗?谢谢

这个电路是用在Voltage Detector中的.
发表于 2007-9-28 10:49:02 | 显示全部楼层
你这不是cmos工艺吧?
 楼主| 发表于 2007-9-28 11:11:47 | 显示全部楼层
是CMOS工艺,而且是标准,因为要求功耗很小
发表于 2007-9-28 12:26:28 | 显示全部楼层
我觉得这个电流下的spice model都未必准确了,个人意见。
发表于 2007-9-28 15:21:31 | 显示全部楼层
可以考虑加入时钟电路,让你的bandgap工作一会停一阵,输出加个电容采样保持。
发表于 2007-9-30 10:55:32 | 显示全部楼层
对于亚阈的结果,models可以准到什么程度,还是根本就不准,这个是否与工艺线本身有根本性原因,比如有没有 代工厂会有专门的亚阈models
看了很多说用亚阈做的论文,可是真的能做出来吗?
发表于 2007-11-15 16:56:31 | 显示全部楼层
不用双极管
用处于亚阀值区的MOS管代替,这样电流会下来
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:24 , Processed in 0.030620 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表