在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1275|回复: 1

[求助] 关于前端设计中资源使用情况

[复制链接]
发表于 2018-9-23 11:46:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1、前端设计中:在一个module中,通过一堆的逻辑得到信号a,信号a在此 module中进行操作,同时将信号a赋给信号b,并将信号b作为输出,这样相当于复用产生信号a的逻辑,但是这样的设计为什么对面积的影响很少,几乎可以忽略不计。2、前端设计中:信号c的位宽定义成32bits,其中高16位全为0,但实际操作仅是对信号c的低16位,这样涉及到多引入16条线,这样对面积是否有影响。
发表于 2018-10-8 20:42:17 | 显示全部楼层
1. b和a实际上是等价的,网表里你会看到,其实是和代码一样,只是一根线连过去

2. 取决于你综合的层次,如果C是作为输入信号,工具是不知道C的高16bit为0的,会按32bit全都可变来处理,综合资源会增加,这很合理。如果是基于再上层次综合,并在例化该模块时,将C的高16bit赋值为0,则该小模块的资源会变小。综合工具可以获知高16bit为常数的信息,并对齐内部结构做常量优化。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 14:04 , Processed in 0.019262 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表