ET创芯网论坛(EETOP)

找回密码

  登录   注册  

电动/混动汽车、48V系统、汽车功能安全等技术资料合集
查看: 385|回复: 2

[求助] 综合后的形式化验证

[复制链接]
发表于 2018-9-12 16:51:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近做一个adc的项目,dc综合总是有时序违背。老师说没关系,后面的布局布线会自动优化,让我不用管,直接做后面的formality(Verilog代码和门级网表),请问各位大佬这样有意义吗?总觉得dc综合时序违背会影响后面的formality,求指教
发表于 2018-9-12 17:25:16 | 显示全部楼层
形式验证只保证功能正确,timing的分析是靠STA,形式验证不能完成timing正确性的分析,他只证明了在timing正确的前提下,功能是正确的,所以你这种情况也是有意义的。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-9-13 14:23:47 | 显示全部楼层
回复 2# 9441575 关键是现在dc综合过后timing不正确啊
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-7-24 04:07 , Processed in 0.057501 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表