ET创芯网论坛(EETOP)

找回密码

  登录   注册  

电动/混动汽车、48V系统、汽车功能安全等技术资料合集
查看: 375|回复: 3

[求助] verilog中关于延时的问题

[复制链接]
发表于 2018-9-12 10:33:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
q <= #5 d;和#5 q<= d;有什么区别?
发表于 2018-9-12 11:25:17 | 显示全部楼层
仿真一下看波形图应该能看出区别
回复 支持 反对

使用道具 举报

发表于 2018-9-12 11:37:40 | 显示全部楼层
Verilog IEEE Std 1364&#8482;-2005:11.6.4 Nonblocking assignment 这一节有7个例子。
回复 支持 反对

使用道具 举报

发表于 2018-10-8 20:50:36 | 显示全部楼层
影响赋值次序
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

关闭

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-7-24 04:46 , Processed in 0.062332 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表