在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jlf521

[资料] 数字滤波器的MATLAB与FPGA实现Altera/Verilog版

[复制链接]
发表于 2019-9-4 20:47:02 | 显示全部楼层
发表于 2019-9-5 14:41:45 | 显示全部楼层
thank you for sharing
发表于 2019-9-7 21:51:48 | 显示全部楼层
see see
发表于 2020-3-30 09:46:26 | 显示全部楼层
Thanks
发表于 2020-4-1 11:07:43 | 显示全部楼层
感谢分享
发表于 2020-4-18 18:28:49 | 显示全部楼层
非常感谢楼主的分享
发表于 2020-5-5 10:50:27 | 显示全部楼层
早有原理了
发表于 2020-5-8 17:08:20 | 显示全部楼层
感觉从事FPGA工作,能把FIR滤波器完全自己搭出来,基本上就算入门了。
发表于 2020-7-8 14:45:47 | 显示全部楼层
发表于 2021-1-30 21:10:53 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:12 , Processed in 0.027092 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表