急聘：模拟/数字/FPGA应用开发/FAE/版图设计若干名,TEL13544204688

紫光同创电子

深圳市紫光同创电子有限公司（简称紫光同创），系上市公司紫光国微（股票代码002049）旗下公司，注册资本3亿元，国家高新技术企业。紫光同创总部设在深圳南山科技园，同时在上海、北京等设有分公司。

作为典型的无生产线半导体设计（FABLESS）企业，公司紧跟国际设计技术前沿，立足国内市场需求，进行半导体芯片及EDA设计工具的开发。公司主要产品为可编程逻辑器件（FPGA/CPLD），产品主要应用于各类通信设备、终端设备、工业控制设备。公司承接多项FPGA领域国家科技重大专项“核高基”课题研究，是综合实力领先的国产FPGA厂商，肩负着中国FPGA民族产业崛起的重任，是中国高端芯片联盟FPGA分联盟的牵头单位。   

作为专业的半导体设计公司，紫光同创聚集了海内外优秀的半导体芯片设计人才。目前公司研发团队占全体员工总数的80%，其中60%拥有硕士及以上学历，平均年龄28岁左右，是一支非常具有朝气的团队。

岗位：模拟集成电路工程师

您需具备：

1：本科及以上学历，3年及以上模拟集成电路工作经验，特别优秀者可以放宽。

2：了解模拟集成电路基本模块，如BG, ADC, PLL, OPAMP等等，熟悉设计工具，如cadence,calibre等等

3：有Serdes相关电路, GHz高速集成电路设计经验者优先。

4：主动学习和团队合作

您将从事：

1：高速Serdes相关电路的设计，包括TX，RX，PLL等

2：根据指标设计基本模块，包括CDR, CTLE, DRIVER，完成仿真并配合layout人员实现版图

3：撰写设计文档，仿真报告等等

4：参与芯片调试。

岗位：算法工程师

您需具备：

1、招聘senior岗位和一般岗位

2、本科及以上学历，senior岗位要求工作经验不小于5年，一般岗位不小于3年的芯片相关算法工作经验，有Serdes相关算法经验尤佳，年龄<45，优秀者可放宽。

您将从事：

1：搭建Serdes的仿真模型以及基于matlab的仿真平台，完成基于不同协议的行为模型仿真.

2：建立模型，根据系统模型分解各个模块指标。

3：调研Serdes(DFE等 FFE等)常用算法，根据系统指标确定Serdes的相关算法，并和其他同事合作完成算法到芯片实现。

岗位：芯片SI/PI工程师

您需具备：

1：本科及以上学历，3年及以上工作经验，特别优秀者可放宽

2：熟悉电磁场理论以及相关的仿真工具，如HFSS，ADS，EMX等

3：熟练使用相关测试设备，如VNA等

4：了解芯片的常用封装形式。

您将从事：  

1：根据芯片封装形式仿真关键信号和电源的完整性。

2：建立关键信号的SI模型，并和芯片工程师配合完成关键信号的分析

3：对PCB，封装基板等的关键信号进行高频仿真建模，输出模型。

4: 芯片信号完整性分析和测试。

岗位：FAE应用开发工程师

工作地：深圳

您需具备

1、本科及以上学历，2年以上FPGA研发工作经验;

2、掌握verilog/Vhdl编程语言，有FPGA项目开发经验和调试能力；

3、具备FPGA项目应用机会挖掘的能力；

4、团队协作能力强，善于沟通，敬业精神好，能接受压力.

您将从事

1、为FPGA客户提供应用解决方案及产品应用咨询；

2、负责客户问题的解决处理；

3、搜集客户技术需求，挖掘客户新项目机会，协助市场规划和新FPGA产品规划；

岗位：FPGA应用开发工程师

工作地：深圳

您需具备  

1、 通信、计算机、自动化、电子等专业本科以上学历，三年以上相关工作经验；

2、 有Altera/Xilinx任意一款系列FPGA芯片开发经验，熟悉Quartus II/ISE/Vivado/Modelsim等EDA软件，熟练掌握Verilog语言；

3、熟悉各类接口标准，如MIPI,PCIe,SGMII,AXI,DDR,SRIO等；

4、有图形处理、通信或人工智能等方面或ZYNQ,RSIC-V工作经验者优先；

5、 至少有一个以上完整的项目经验，熟悉FPGA设计及仿真流程，有丰富的FPGA板级调试经验；

6、有较强的团队意识，良好的沟通能力，能承受一定的工作压力。

您将从事

1、负责FPGA系统应用开发设计、逻辑代码编写、仿真与上板调试；

2、完成FPGA系统方案设计及方案验证；

3、负责产品技术文档的编写。

岗位：APR版图设计工程师

工作地：上海

&#8203;您需具备：

1、微电子相关专业硕士及以上学历；

2、做事认真, 有较强学习力，责任心强，良好团队合作。

3、有synopsys自动布局布线的项目经验，会功耗、IR drop、EM分析和优化，有数字电路时序分析能力;

您将从事:

1、
负责PLL、SARADC、LDO、Band-gap、OSC、IO、LVDS等电路的设计；

2、设计电路的版图规划，检查；

3、电路流片后的功能、性能测试验证。

岗位：全定制版图设计

您需具备：

1.  微电子、电子工程、信息电子、材料等专业，大专以上学历；

2.  熟悉集成电路设计、制造流程(40nm以下)，有2年版图设计\流片经验\芯片开发经验优先;

3.  精通Cadence版图设计软件使用，精通版图设计验证流程及工具(drc、ant、lvs)。

4.  熟悉模拟/数模混合的版图设计方法和技巧；

5、具备集成电路特性分析、优化能力；
6、精通版图设计及相关软件，熟练virtuoso和calibre；
7、具备较好的沟通、学习能力，具有团队合作精神.

您将多事：

1. 分析代工厂提供的工艺流程和设计规则，理解所用工艺器件的平面和纵向结构，清楚避免各种不良影响的方法。

2. 与电路设计工程师沟通，完全理解电路设计对版图方面的要求。

3. 根据工艺要求，电路要求，设计与电路相符的版图，并做好版图验证。

4. 配合电路设计工程师完成版图的后仿真工作。

5.
负责全定制版图设计环境的维护。

llhe@pangomicro.com.

edwardk

学习中。。。。