在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: changli74

[资料] systemverilog uvm 1.2 workshop user guide & lab guide

[复制链接]
发表于 2019-4-13 20:39:50 | 显示全部楼层
thanks
发表于 2019-4-13 21:24:07 | 显示全部楼层
thanks
发表于 2019-4-20 13:18:53 | 显示全部楼层
Thanks ! Good !
发表于 2019-5-26 16:48:30 | 显示全部楼层
good to study.
发表于 2019-6-14 10:04:39 | 显示全部楼层
感谢,这个也是扫描版吗?
发表于 2019-6-18 05:51:03 | 显示全部楼层
thank you for this resource
发表于 2019-6-18 12:13:56 | 显示全部楼层

多谢分享
发表于 2019-6-18 20:48:13 | 显示全部楼层
thank you very much
发表于 2019-7-14 09:03:11 | 显示全部楼层
谢谢分享
发表于 2019-7-16 16:44:43 | 显示全部楼层
谢谢分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-18 20:36 , Processed in 0.034940 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表