在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2098|回复: 7

[讨论] 请教:uvm如何验证lcd控制器

[复制链接]
发表于 2018-7-12 21:54:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
lcd控制器的参考模型里面应该是什么,模块输出都是时序信号,怎么将lcd控制器的参考模型和lcd控制器进行对比?还是直接接上lcd模块测试
发表于 2018-7-13 08:50:41 | 显示全部楼层
参考模型应该和out_monitor发送给scb的数据结构(主要是对比部分)保持一致,这样才能在scb中进行对比。
按照你说的,需要在rm中实现类似lcd的输出,然后out_monitor中收集并处理lcd的输出,最后将这两者在sdb中进行compare就可以了。
 楼主| 发表于 2018-7-14 09:48:57 | 显示全部楼层
回复 2# gavin9520


   你好,这种时序性的不是算法类的模块,是不是我直接用assertion直接判断时序出来的先后顺序以及时序信号之间的宽度就可以,而不用再弄个参考模型这么麻烦,然后直接接控制模块进行测试,只要测试其功能完备性就可以达到测试要求,这样的思路对吗还有就是是不是只有算法这类的模块验证才有必要建立参考模型
发表于 2018-7-16 08:56:18 | 显示全部楼层
回复 3# 851018986


    你这种想法对于非常简单的模块而不要求做出产品的来说也是可以的,但是作为验证人员来说,严谨的测试步骤和过程还是需要的,对于今后复杂的验证工作以及可重用性来说都非常方便。rm看起来比较麻烦是很多都是对设计原理没有完全弄清楚,如果弄清楚了rm就只是coding的问题了。
 楼主| 发表于 2018-7-16 09:36:36 | 显示全部楼层
回复 4# gavin9520

好的,谢谢,那这种建模我就是只需要比对没拍的传输数据对不对就可以了吗
发表于 2018-7-22 07:28:27 | 显示全部楼层
There can be another problem, outputs may be voltages like com and seg to get a matrix kind of output. So may need a verilog model to convert this voltage to a digital value, may be a 2bit out. Then write Assertion to check the data integrity. Creating a timing accurate model is always difficult. May be some interrupt /status check also needed.
发表于 2018-7-31 10:08:34 | 显示全部楼层
这种时序问题貌似不好解决啊
 楼主| 发表于 2018-8-1 11:50:49 | 显示全部楼层
回复 7# Tristone1217


   恩,想请教一下解决的方法和思想
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:01 , Processed in 0.029004 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表