在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: uiwjyb

[求助] 关于verilog中的“#”问题

[复制链接]
发表于 2018-7-9 21:30:08 | 显示全部楼层
也是为了看波形方便
发表于 2018-7-10 10:47:10 | 显示全部楼层
1、#1延迟为了仿真时波形查看方便,和时钟沿错开一个时间单位。2、防止竞争和冒险。有些模块级仿真,IP核前级模型是用block赋值,后级IP用block赋值,你中间用#1延迟,一般可以避免竞争和冒险。
3、#1延迟,可以仿真holdtime相关的问题时,比较方便,一般holdtime的时间一般小于1ns,除非特殊的存储器模型holdtime大于1等,所以这里加#1延迟,在混合仿真,需要考察holdtime时一般不容易出错。
 楼主| 发表于 2018-7-10 11:02:56 | 显示全部楼层
回复 12# 雪影绒飞


   好的谢谢啊
发表于 2018-7-10 11:02:58 | 显示全部楼层
就是为了仿真出来的波形跟实际电路行为更贴近加的,对综合没有影响,因为综合是根据实际Cell 的延迟进行分析的。 建议对电路熟悉后,最好不要写这种风格代码,容易出问题,在有些代码写了#,没有代码没有写#的地方,仿真的时许可能会乱掉
发表于 2018-7-10 15:59:18 | 显示全部楼层
<Correct Methods For Adding Delays To Verilog Behavioral Models>   好好看看这篇文章
 楼主| 发表于 2018-7-11 10:32:39 | 显示全部楼层
回复 14# rosshardware


   主要是一本书上这样写,我就很好奇他为啥这样写,我自己从来不这样写
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:38 , Processed in 0.022316 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表