在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1468|回复: 1

[原创] verilog 學習以及 FPGA 工程

[复制链接]
发表于 2018-5-24 16:39:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sbull 于 2018-5-24 16:45 编辑

verilog examples (including simulation environments, FPGA projects)
提供學習的起點
請看各個壓縮包內的 readme.txt

sync_fifo1.tar.gz (50.02 KB, 下载次数: 6 )
async_fifo1.tar.gz (65.33 KB, 下载次数: 7 )
async_fifo2.tar.gz (78.88 KB, 下载次数: 8 )
cdc_handshake.tar.gz (54.37 KB, 下载次数: 8 )

使用工具
Ubuntu 16.04.4 LTS
Cadence Incisiv 15.10.010
Synopsys VCS I-2014.03
Synopsys verdi J-2014.12-SP2
Intel Quartus 16.1
发表于 2019-2-9 16:01:25 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:23 , Processed in 0.018576 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表