LVS验证悬空PIN验证

禹禹独行 · 发表于 2018-4-26 17:18:07

您需要登录才可以下载或查看，没有账号？注册

x

最近在做LVS的时候发现了一个问题，自己暂时还不知道怎么解决。使用icfb工具转出网表，电路里存在一些悬空的预留位，验证版图的时候因为版图里忘记添加预留位，但是LVS检查不出来，预留位是独立悬空的，不依托在symbol上。
请问有没有人知道怎么设置LVS文件才可以检验这些悬空的PIN信息？

禹禹独行 · 发表于 2018-4-26 19:17:29

没有人对这个问题有解答吗，没人要沉啊

chongzi_33 · 发表于 2018-4-26 22:35:53

回复 1# 禹禹独行

好像在 “

LVS REPORT OPTION”中多加一个选项。

LVS REPORT OPTION 　SP　SPE
具体是SP或SPE　忘了，都加上好了。
如果线路中有多余的PIN，layout上没标，LVS report　会报“incorrect".
具体是哪个PIN 多，请查看 lvs.report 文件。不是很直观。
最后有script处理一下。

禹禹独行 · 发表于 2018-4-27 09:35:30

回复 3# chongzi_33

谢谢啦。我试一下

[求助] LVS验证悬空PIN验证