[求助] 关于assure中LVS的问题

发表于 2018-4-24 10:27:05 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

我LVS之后打开Error layer window 如下： 6G_]52YPU7AR5E~6Q]HW0GN.png

打开对应的版图显示如下：
~({AAXQ0U%Q[7{%9U5HXSRX.png

电感上加了一个叉，而且搜了一下错误，没找到，又查了一下LVS中extract.rul,找到以下信息，如下：
T3H__[QLNHM$FLG4D3P~F[E.png

但是还是不知道什么错误？有人知道吗

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

EDA直播火热报名！半导体器件建模工程实践: 半导体器件模型是连接代工厂和IC设计公司之间的桥梁。器件建模，顾名思义就是对于器件或者电路的电学行为比如电流电压关系，电容电压关系以及S参数和频率关系等等的一个数学描述。器件模型通过PDK的方式集成到仿真工具中..

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-4-20 05:23 , Processed in 0.023053 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /3