设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › calibre跑lvs时生成的netlist没有pmos

12 3 4 / 4 页下一页

发新帖

查看: 8202|回复: 32

[求助] calibre跑lvs时生成的netlist没有pmos

发表于 2018-3-16 12:52:12 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 pancrasMa 于 2018-3-21 19:34 编辑

刚开始学习后仿真，画了一个反相器的版图，然后跑DRC,LVS。DRC没什么问题，但LVS老是不通过，打开RVE窗口显示layout的netlist只有nmos。一开始以为是版图画的有问题，但后面跑标准单元库的时候发现也只有nmos，没有pmos！萌新求助是不是哪里设置的不对，求大神指点，这个问题空扰我一整天了。我把calibre.lvs文件和版图、报错的截图已经发了上来，放在了后面的回复里，谢谢大家！

回复

楼主| 发表于 2018-3-16 16:28:32 | 显示全部楼层

回复 1# pancrasMa

求大神帮忙

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-3-16 16:44:43 | 显示全部楼层

问题有分前端、后端、验证
前端部份检查网表是否有pmos
后端部份检查pmos是否少图层
验证部份检查是否有short、或是少port

回复支持反对

楼主| 发表于 2018-3-16 17:24:47 | 显示全部楼层

回复 3# note30933

问一下，什么是前端检查网表有没有pmos，是指lvs里input的layout netlist？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-3-16 17:52:38 | 显示全部楼层

是RD提供的netlist

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2018-3-16 19:16:33 | 显示全部楼层

回复 5# note30933

能再问一下，RD是什么？谢谢了。我是用virtuoso画的版图，calibre跑的lvs。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-3-19 06:27:19 | 显示全部楼层

本帖最后由 maomao198477 于 2022-8-30 17:01 编辑

删除！！！！！！！

EETOP创芯人才网简历投递入口

回复支持 0 反对 1

发表于 2018-3-19 10:08:30 | 显示全部楼层

RD是指前端的工程师

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2018-3-19 21:13:41 | 显示全部楼层

回复 7# maomao198477

问题是简单，但困扰我很久了，公司里的师傅说他以前也没遇到过这种问题。因为我们公司也是第一次用28nm工艺，所以目前没人知道如何解决。求大神指点一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-3-20 09:57:04 | 显示全部楼层

有可能 layer 層有少或是沒對準 , 方便的話把 rule file 和 layer map 放上來看看

回复支持反对

12 3 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-19 13:11 , Processed in 0.028582 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表