在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: raojp

[求助] GCLK不够用怎么办

[复制链接]
发表于 2018-6-29 00:00:40 | 显示全部楼层
小白问个问题,全局时钟到底怎么用,我现在才是写RTL代码的阶段,各个子模块的clk都是顶层模块直接接过去的,全局时钟是接到顶层模块的clk上吗,那就用一个全局时钟可以吗,求大神耐心解答
发表于 2018-6-29 09:04:47 | 显示全部楼层
回复 21# 善良的绅士

用quartus的话,在软件可以设置自动默认为全局时钟,只要资源够用,综合过后,只要是时钟和复位信号都为接入全局时钟。如果资源不够用的话,自己设置一下,在软件里手动分配全局时钟。vivado的话软件用过,但是不是很熟悉,但我知道阔以用原语来设置全局时钟
发表于 2018-6-29 09:55:30 | 显示全部楼层
回复 19# sjzdzzgc


   我看了手册DPCLK和DCLK是时钟引脚吧?他们阔以驱动GCLK,不是时钟资源吧?不知道我理解错没有
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:20 , Processed in 0.017304 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表