在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2281|回复: 5

[讨论] FPGA能产生1nS脉冲吗?

[复制链接]
发表于 2018-3-5 20:13:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在需要做1nS脉冲发生器,FPGA可以做出来吗?
1,据说FPGA主频达不到1GHz,那通过PLL或MCMM可以吗?如果主频到了,FPGA的普通IO口可以胜任这么高频吗?
2,可不可以用FPGA内部GTX(或oserdes)串行收发器编码产生窄脉冲呢,还是这个必须要配合相应的IP核才能用?
3,可不可以用锁相环移相的方法,产生较窄脉宽javascript:;的连续波形,再取其中一个周期输出可不可行?

4,还有种说法是利用逻辑器件的竞争冒险方式产生的毛刺,把毛刺当成脉冲,这也是一种方案

大神看看以上这四种方案有哪种可行吗?
发表于 2018-3-6 08:31:09 | 显示全部楼层
这个主要是受限于IO的反转速度和外接的电容负载大小,如果用LVDS这一类的接口可能还可以,但是脉冲宽度应该没法准确保证,可以考虑用模拟的方法,具体就是利用晶体管的雪崩效应来做,可以做亚ns级,可调的脉冲发生器,
发表于 2018-3-6 09:05:20 | 显示全部楼层
FPGA没有办法
发表于 2018-3-6 09:22:23 | 显示全部楼层
回复 1# JohnZDeng

目前来说应该不可以
发表于 2018-3-9 16:38:41 | 显示全部楼层
FPGA 的IO管脚应该能支持1GHz的翻转速度,采用Serdes的话就更没有问题了。内部逻辑,需要有并转串的驱动电路驱动IO管脚。可以试试的
发表于 2018-3-10 12:51:51 | 显示全部楼层
脉冲?基本都只能产生正玄波。GTX好像可以
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 19:12 , Processed in 0.022429 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表