在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1377|回复: 4

[求助] 稳频电路设计,纠结用锁相环还是FPGA?

[复制链接]
发表于 2018-3-5 09:55:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为一个锁模激光器设计稳频电路,主要是光纤激光器腔长不稳定,输出频率变化大,考虑读出输出频率,和设定频率比较然后调整输出电压控制压电陶瓷厚度进而控制激光器腔长。目前有两套方案,一套是利用锁相环用模拟电路负反馈的方式实现;另一套是用FPGA实现(激光频率探测部分有现成的板子)。求教各位大佬哪一种方案跟为可靠?(电子学学生,以前只画过前端放大器之类的,FPGA和锁相环均未使用过)
 楼主| 发表于 2018-3-14 21:05:51 | 显示全部楼层
回复 2# eetopuser


    谢谢~我先用锁相环做
 楼主| 发表于 2018-3-14 21:05:08 | 显示全部楼层
回复 3# cattutu


    谢谢~
发表于 2018-3-10 14:12:57 | 显示全部楼层
直接锁相环芯片
发表于 2018-3-9 16:42:33 | 显示全部楼层
采用FPGA输出时钟,内部也是采用锁相环来实现的,普通FPGA逻辑电路产生的时钟,偏移和抖动等指标都不好,没法直接使用。如果锁相环能搞定,推荐用锁相环,精度可以更高一些,成本也更低。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:16 , Processed in 0.020473 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表