在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1556|回复: 1

[求助] 请教一个关于DC优化策略的问题

[复制链接]
发表于 2018-2-23 09:11:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

想请教大家一个问题,下面的两个逻辑应该是等价的,但是考虑到逻辑1用了一个5bit的比较器,担心在面积、功耗和timing上都有问题,想知道这样的逻辑在DC的时候会被“智能”的优化成类似逻辑2的表达么?

会不会说在DC的时候timing非常松,这条路径不会变成关键路径,就不会被优化了?


逻辑1:assign a = b & (C[11:7] < 5'b1110_0)

逻辑2:assign a = b & !( &c[11:9] );

发表于 2018-3-13 19:12:58 | 显示全部楼层
dc工具主要还是时序驱动
没有slack优化一定是有限的

但原则上
设计或者架构上能优化的
不要依赖工具
工具没有你想象的那么智能
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:40 , Processed in 0.019947 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表