设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design Second Edition

123 4 / 4 页下一页

发新帖

楼主: deepcore

[资料] SystemVerilog for Design Second Edition

发表于 2018-2-28 03:09:24 | 显示全部楼层

Good book ! But someone post it before.

回复支持反对

发表于 2018-3-2 16:20:48 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-3-4 12:47:55 | 显示全部楼层

thanks

回复支持反对

发表于 2018-3-4 13:11:03 | 显示全部楼层

这个不错，支持一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-3-4 16:55:29 | 显示全部楼层

2006?

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-3-4 16:56:57 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-3-20 08:36:52 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-3-20 13:11:20 | 显示全部楼层

回复 1# deepcore

thank you for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-7-17 13:20:57 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-8-5 14:45:37 | 显示全部楼层

非常感谢！

回复支持反对

123 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-20 09:41 , Processed in 0.031662 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表