在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2407|回复: 1

[求助] 请教FPGA中用单个选通信号对大位宽信号做复用选择时是否会影响复选器(MUX)的时序性能?

[复制链接]
发表于 2018-2-11 23:11:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
题目可能没有说清楚,这里详细说明一下:

我的设计中需要对一些位宽较大的信号做复用选通(比如:2组100个位宽为64位的信号阵列二选一),当使用D触发器输出的选择信号对它们作2选1选通时,个人猜测:考虑到D触发器的输出功率有限,单个选择信号驱动这么多复选器做状态翻转应该会导致复选器状态翻转速度下降,从而使得时序性能恶化;为减轻时序性能的恶化,需要生成多个D触发器来分别驱动这些复选器,并限制单个D触发器输出连接的复选器数量。

由于本人对FPGA特性不太熟悉,不知上面的猜测是否与实际相符,还请各位多多指教,不胜感激!
发表于 2018-2-12 13:05:42 | 显示全部楼层
synthesizer会自动对fanout太大的信号duplicate registers,不用操心
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:36 , Processed in 0.016154 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表