在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1725|回复: 2

[讨论] Xilinx家FPGA软件使用流程优化

[复制链接]
发表于 2018-2-5 16:02:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
X家的vivado开始对TCL的支持变得好了,但是一直以来不怎么会用全命令行模式,最近玩ZYNQ,发现要用block diagram进行设计,更不得不使用gui。。。有老司机来分享一下X家软件的tips吗,能不能像S/M/C家的软件那样做出模板脚本,省得开gui碍眼还影响效率
发表于 2018-2-5 19:44:03 | 显示全部楼层
去下一个ad9361 HDL reference。里面所有的都是TCL脚本生成的。
发表于 2018-2-5 23:22:13 | 显示全部楼层
~~~~~~~~~~~~~~~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:21 , Processed in 0.017708 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表