在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2321|回复: 6

[原创] altera 空工程生成sof文件很大???????

[复制链接]
发表于 2018-1-30 19:13:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
工程代码如下:
module test(

inout wire [15:0] data,

input wire [13:0] addr,

input wire
ce,

input
wire
we,

input wire
oe,

input wire
i_clk,

input wire
i_rst_n

);




endmodule

最后生成的test.sof文件有3459KB,实际上没有占用什么资源,为什么文件这么大呢???????
发表于 2018-1-30 21:57:16 | 显示全部楼层
多一點編碼,可以保護設計來源....
发表于 2018-1-31 10:49:49 | 显示全部楼层
sof文件和Quartus版本、FPGA器件类型、代码(工程)大小有关。个人理解,如有误,欢迎指正
 楼主| 发表于 2018-2-2 19:42:05 | 显示全部楼层
回复 2# t28user
无论工程里有多少代码量,生成的sof都一样大,有办法按照实际大小生成吗
发表于 2018-2-2 19:54:47 | 显示全部楼层
可以选择生成压缩的目标文件
 楼主| 发表于 2018-2-2 19:57:01 | 显示全部楼层
回复 5# ydfq128
可以吗,我现在遇到的问题是想把生成的sof文件转成jic文件,但是板子的现有的epcs太小。能简单说一下怎么压缩吗???
发表于 2018-2-2 23:21:58 | 显示全部楼层
sof生成依據Quartus內你選擇EPCS的大小而定。
轉JIC文件,要選擇 Configuration device,另外如果有HW(.sof)&SW(NIOSII .elf)時,需將 Addressing mode 設為 Relative addressing。可以參考:
https://www.altera.com/support/s ... rd10132010_126.html
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 13:07 , Processed in 0.024866 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表