在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: houjs

[原创] PDK QA很重要

[复制链接]
发表于 2018-2-6 16:39:48 | 显示全部楼层
工具看起来不错。。。  赞
 楼主| 发表于 2018-2-8 07:21:40 | 显示全部楼层
回复 21# sMiner


   

传统的Pcell QA工具在验证LVS是否Correct 时,用户需要针对不同器件设置较多与连接性相关的参数才能达到LVSClean,Barde工具大大简化了该流程,用户仅需设置几个全局性的参数而无需关注具体Pcell器件具体内容即可达到LVS Clean。为达到该目标,barde创造性地提出了如下3项解决方案:

l
Pcell连接性Layer设置采用了全局P型、N型、Gate、Metal的4类Connect Layer自底向上顺序定义方法,针对任意器件的terminal都可以在layout上自动添加Pin的信息,彻底解决了LVS连接性自动生成的难点。

l
针对Pcell多个instance的P型衬底在layout端自动连接为一个节点,但是在schematic端需要人工设置节点来保证LVS clean的难点,提出了Isolate Layer或者Isolate Ring的全局性设置概念,用户只需要全局设置一个参数,就可以解决所有Pcell器件的衬底连接一致性难点。

l
针对Pcell的仿真参数特别是MOS管的WPE等先进工艺需要用到的精细仿真参数,提出了Full Parameter QA的概念,工具可以自动比对MOS管所有仿真参数的callback函数计算结果与Calibre Code/PVS Code提取的仿真参数是否一致,大大提高了Pcell的Callback参数准确性验证。

除了以上3个创新点外,Barde工具还实现了传统Pcell QA工具没有实现的如下功能:

l
实现了LVS Runset的自动QA,其中自动检查每个器件的Layer是否满足Must Exist和Non Exist对LVS器件提取至关重要,工具通过读取Layer Truth Table或者Layer Expression的输入全面检查LVS Runset的正确性。

l
实现了RCX Runset的自动QA,可自动比对QRC, StarRC, Calibre XRC等RCX工具提取工具的精度及误差,并给出统计分析报表,针对不同Structure的提取结果,给出了S/W等参数变化曲线图,帮助用户分析具体误差原因。

由于Barde工具在连接性处理的高度自动化,比传统的Pcell QA工具带来2大优势:

l
针对Pcell的Simulation前后仿真操作,Barde工具可以全自动针对每个pcell器件的layout加入Pin节点信息,全自动加入仿真激励和比对仿真结果,并输出统计分析表格,大大减少了人工修改和添加layout节点的操作。

l
针对带有典型Pcell器件的寄生参数提取QA,Barde工具可以全自动针对每个pcell器件加入Pin节点信息,全自动进行寄生参数提取和结果分析,大大减少了人工修改和添加layout节点的操作。

Barde工具在处理14nm 以下 Finfet先进工艺中,相比传统工具具有如下2点优势:

l
自动对Double Pattern的layer进行Lock Color操作,保证LVS Clean。

l
自动对先进工艺的MOS等器件的衬底Layer进行特殊处理,保证LVS Clean。

综上,Barde工具相比传统的Pcell QA工具具有自动化程度高、检查项全面、准确性高和支持先进工艺特殊处理等多项优势。 barde工具 + scout工具组成了PDK全流程验证的平台,支持DRC Runset/ LVS Runset/ RCXRunset/ Pcell的全流程验证,是业界唯一提供PDK全流程验证的工具包。

发表于 2018-2-12 18:01:03 | 显示全部楼层
请问楼主,如果我想获得所有pcell参数的最大值,最小值,你们的工具支持吗?
 楼主| 发表于 2018-2-12 18:03:55 | 显示全部楼层
可以的,工具会自动输出一个excel表格,把所有cdf参数的最大值,最小值都显示。
特别是: 由于CDF参数之间有相互关联,有些pcell QA工具仅仅改变本个参数来试图获得最小值最大值
是不精确的,本工具可以把由于其它参数变化引起的最大值最小值精确获得。
发表于 2018-2-13 10:14:09 | 显示全部楼层
回复 24# houjs

那针对不同工艺,界面中的Iso Layer应该填哪个Layer?区别是什么呢?
 楼主| 发表于 2018-2-13 10:21:21 | 显示全部楼层
回复 25# forestat2018

     这个是PDK QA中的关键问题,如果用户不填写该Layer,往往会出现LVS Incorrect,但是用户又不知道该如何处理。如果理解了该layer的填写方法,就不会犯错了。
    在Foundry的LVS Runset File中,一般会有一个专门用来把器件的节点隔离的特殊Layer。      例如SMIC的工艺,界面中的Iso Layer应该填写SUBD,如果是TSMC的工艺,Iso Layer应该填写PSUB2。 建议看一下LVS Runset File中的具体语句即可明白。
     注意,许多公开的gpdk的 LVS Runset File都用PSUB2作为Iso Layer。
     在做PDK QA时,切记一定要填写该Layer。
发表于 2018-2-14 08:17:11 | 显示全部楼层
回复 26# houjs


   谢谢,了解了,那如何判断MOS管的sca, scb, scc等CDF参数的callback函数计算准确?
 楼主| 发表于 2018-2-14 10:42:28 | 显示全部楼层
回复 27# forestat2018


   
       工具会自动通过calibre或者pvs工具的提取这些参数,然后与callback函数的结果做对比,检查是否一致。
       这个也是pdk qa的关键点,如何验证callback函数的准确性?  传统的方法是:用户手写公式,与pcell内部的callback函数去比对,这个方法用户使用不太方便,并且容易犯错。而本工具采用了2个不同工具比对的策略,把LVS提取工具的结果与Callback函数做对比,可以准确地分析出哪个参数的callback函数有问题。
       特别是针对mos管的WPE参数,如nrd, nrs, sa, sb, sc, sca, scb, scc等参数,对仿真结果有直接影响,如果这些参数的 callback函数不准确,对仿真影响很大。本工具巧妙地实现了这些参数的准确性检查,对仿真结果分析很有帮助。
发表于 2018-2-19 08:36:01 | 显示全部楼层
thank
发表于 2018-2-22 10:29:51 | 显示全部楼层
谢谢楼主耐心的解答,还有个问题,自动对pcell进行仿真,是说的前仿真还是说的后仿真?还是both?前仿真与后仿真的差别大吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 10:29 , Processed in 0.028476 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表