在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1690|回复: 2

[求助] 请问可以知道信号从IO口到FPGA内寄存器的延迟吗

[复制链接]
发表于 2018-1-17 09:53:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我再FPGA内做了一个信号发生器,我想知道从信号开始产生到信号从IO口输出这中间经过的时间,可以通过ISE内的工具查看得到吗?或者这个延时一般在什么量级上,谢过各位大神!
发表于 2018-1-17 12:16:18 | 显示全部楼层
当然可以,在FPGA EDITOR里面可以看骊
 楼主| 发表于 2018-1-17 21:39:49 | 显示全部楼层
回复 2# djqlyy

FPGA editor里面我看有很大一块逻辑图,想看两个寄存器间的延时只能一根一根线点上然后点delay进行查看吗?十分感谢~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:16 , Processed in 0.017664 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表